Vhdl : lenguaje para síntesis y modelado de circuitos / Fernando Pardo Carpio, Jo´se A. Boluda
Por: Pardo Carpio, Fernando
Colaborador(es): I.Boluda, José A., coaut
Tipo de material:
TextoEditor: Mèxico: Alfaomega, 2011Edición: 3a edDescripción: 308 p. ; 23 cmISBN: 978-607-77-174-7Tema(s): Clasificación LoC:TK788.7 P226 2011
| Tipo de ítem | Biblioteca actual | Signatura | Copia número | Estado | Fecha de vencimiento | Código de barras |
|---|---|---|---|---|---|---|
Libro
|
Plantel Tlahuac | TK788.7 P226 2011 (Navegar estantería(Abre debajo)) | 1 | Disponible | 08 004418 |
Navegando Plantel Tlahuac estanterías Cerrar el navegador de estanterías (Oculta el navegador de estanterías)
| TK7888.3 M3518 2013 Diseño digital : con una introducción a Verilog HDL | TK7888.3 M3518 2013 Diseño digital : con una introducción a Verilog HDL | TK105.5 C6518 2015 Redes de computadoras e Internet | TK788.7 P226 2011 Vhdl : lenguaje para síntesis y modelado de circuitos | TK5105 G37 2014 Transmisión de datos y redes de computadores | TK5105.8 R637 2012 Crear una web desde cero : Paso a paso con Joomla! | TK5105.87516 S55 2006 Empresas + personas : un modelo de portal corporativo para impulsar personas y empresas |
No hay comentarios en este titulo.