000 01684nam a2200433Ii 4500
001 DIGDEU0126
003 NyNyDIG
008 141201s2005 sp a ob 000 0 spa d
006 m o d
007 cr |||||||||||
035 _a(OCoLC)857077626
040 _aDGITA
_beng
_erda
_epn
_cDGITA
020 _a9788498307160
_q(eBook)
020 _a8498307163
_q(eBook)
020 _z8498300118
020 _z9788498300116
050 1 4 _aTK7874 eBook
100 1 _aGarcía Zubía, Javier,
_eauthor.
245 1 0 _aManual de VHDL :
_bsíntesis lógica para PLDs /
_cJavier García Zubía.
250 _aSegunda edición revisada y ampliada.
264 1 _aBilbao :
_bUniversidad de Deusto,
_c2005.
300 _a1 online resource (xiii, 219 pages).
336 _atext
_btxt
_2rdacontent
337 _acomputer
_bc
_2rdamedia
338 _aonline resource
_bcr
_2rdacarrier
490 1 _aEngineering ;
_vno. 3
504 _aIncludes bibliographical references (pages 217-219).
588 0 _aOnline resource; title from ePub and PDF title page (Digitalia, viewed Sept. 25, 2014)
650 0 _aVHDL (Computer hardware description language)
650 0 _aLogic circuits
_xDesign and construction.
655 0 _aElectronic books.
776 0 8 _iPrint version:
_aGarcía Zubía, Javier.
_tManual de VHDL.
_dBilbao : Universidad de Deusto, 2005.
_z9788498300116.
791 2 _aDigitalia (Firm),
_edistributor.
793 0 _gDigitalia eBook Collection:
_aUniversidad de Deusto
830 0 _aIngeniería (Universidad de Deusto) ;
_vno. 3.
856 4 0 _3Digitalia Hispánica
_uhttps://www.digitaliapublishing.com/a/18107/
910 _aPremium Collection: 2014
942 _cRAA
999 _c235657
_d235657